Цикл проектирования СБИС
Очень крупномасштабная интеграция (СБИС) — это процесс создания интегральных схем (ИС) путем объединения ряда компонентов, таких как резисторы, транзисторы и конденсаторы, на одном кристалле.
Проектирование СБИС представляет собой итеративный цикл. Проектирование микросхемы СБИС включает в себя несколько проблем, таких как функциональный дизайн, логический дизайн, проектирование схемы и физический дизайн. Точность конструкции проверяется в процессе моделирования. Если на каком-либо этапе проверки обнаруживаются какие-либо ошибки проектирования, необходимо повторить по крайней мере один из предыдущих этапов проектирования, чтобы исправить ошибку в процессе проектирования.
Описание схемы проектирования СБИС:
1. Спецификация системы: на этом этапе записывается цель желаемого конечного продукта. Во время спецификации системы должны быть определены назначенная стоимость системы, ее производительность, архитектура и то, как система будет взаимодействовать с внешним миром. На этом этапе пользователи или клиенты должны предоставить спецификацию проекта.
2. Архитектурный проект . Базовая архитектура желаемого проекта должна соответствовать системным спецификациям желаемого проекта. Архитектура желаемого дизайна определяется, и инженеры-конструкторы разрабатывают макет для него. Архитектурный проект включает в себя интеграцию аналоговых и смешанных блоков сигналов, управление памятью, внутреннюю и внешнюю связь, требования к питанию и выбор технологии обработки и стеков слоев.
3. Функциональный дизайн или поведенческий дизайн: он состоит из уточнения спецификации дизайна желаемого дизайна, чтобы спроектировать функциональное поведение желаемой системы. Основная цель этого состоит в том, чтобы создать высокопроизводительный архитектурный проект в рамках требований к стоимости, установленных спецификациями.
4. Логический дизайн. На этом этапе структура желаемого дизайна добавляется к поведенческому представлению желаемого дизайна. Основными спецификациями, которые следует учитывать при проектировании логики, являются минимизация логики, повышение производительности и тестируемость. Логический дизайн должен также учитывать проблемы, связанные с генерацией тестового вектора, обнаружением и исправлением ошибок. Многие инструменты логического синтеза были разработаны для автоматизации процесса логического проектирования.
5. Схема. На этом этапе логические блоки желаемой конструкции заменяются электронными схемами, состоящими из электронных устройств, таких как резисторы, конденсаторы и транзисторы. На этом этапе выполняется моделирование схемы желаемой конструкции, чтобы проверить временные характеристики желаемой системы. Законы Кирхгофа используются, чтобы узнать поведение электронной схемы с точки зрения узловых напряжений и ответвлений цепей. Результат интегродифференциальных уравнений затем решается в дискретном времени. SPICE — известная программа для моделирования цепей.
6. Физический дизайн: на этом этапе выполняется фактическая компоновка желаемой системы, где все компоненты будут размещены в цепи, и все эти компоненты взаимосвязаны. Фактическая компоновка желаемой системы может повлиять на площадь, правильность и производительность конечного желаемого продукта. Правильность чипа также контролируется физическим дизайном. Схема, прошедшая проверку на симуляторе схемы, может оказаться неисправной после сборки. Это происходит из-за ошибок правил геометрического проектирования. Эти правила проектирования необходимо соблюдать, чтобы обеспечить правильность изготовления микросхемы. Несоблюдение правил проектирования может привести к таким ошибкам, как короткие замыкания, разомкнутые цепи, открытые каналы и т. д.
7. Изготовление: После фактического макета и проверки желаемого дизайна, проект отправляется на производство. Передача желаемого дизайна в производственный процесс называется тейпаутом . Генерация данных для производства называется потоковой передачей. Желаемый дизайн наносится на разные слои дизайна с использованием фотолитографического процесса. ИС изготавливаются на круглых кремниевых пластинах диаметром от 200 мм до 300 мм, затем эти ИС тестируются и маркируются как исправные или неисправные ИС.
8. Упаковка и тестирование. После изготовления желаемой конструкции функциональные чипы упаковываются. Упаковка настраивается на ранней стадии желаемого процесса проектирования и применения вместе с требованиями к стоимости и форм-фактору. Типы корпусов могут включать двухрядные корпуса (DIP), массив штыревых решеток (PGA) и массивы шариковых решеток (BGA). После помещения матрицы в полость корпуса ее выводы соединяют с выводами корпуса, например, с помощью проволочного соединения или контактных стыков (флип-чип). Пакет желаемого дизайна затем запечатывается и затем отправляется конечным пользователям или клиентам.